關(guān)于各測試項目的具體描述如下:·項目2.1Add-inCardTransmitterSignalQuality:驗證插卡發(fā)送信號質(zhì)量,針對2.5Gbps、5Gbps、8Gbps、16Gbps速率。·項目2.2Add-inCardTransmitterPulseWidthJitterTestat16GT/s:驗證插卡發(fā)送信號中的脈沖寬度抖動,針對16Gbps速率?!ろ椖?.3Add-inCardTransmitterPresetTest:驗證插卡發(fā)送信號的Preset值是否正確,針對8Gbps和16Gbps速率。·項目2.4AddinCardTransmitterInitialTXEQTest:驗證插卡能根據(jù)鏈路命令設(shè)置成正確的初始Prest值,針對8Gbps和16Gbps速率?!ろ椖?.5Add-inCardTransmitterLinkEqualizationResponseTest:驗證插卡對于鏈路協(xié)商的響應(yīng)時間,針對8Gbps和16Gbps速率。一種PCIE通道帶寬的測試方法;河南PCI-E測試保養(yǎng)
綜上所述,PCIe4.0的信號測試需要25GHz帶寬的示波器,根據(jù)被測件的不同可能會 同時用到2個或4個測試通道。對于芯片的測試需要用戶自己設(shè)計測試板;對于主板或者 插卡的測試來說,測試夾具的Trace選擇、測試碼型的切換都比前代總線變得更加復(fù)雜了;
在數(shù)據(jù)分析時除了要嵌入芯片封裝的線路模型以外,還要把均衡器對信號的改善也考慮進 去。PCIe協(xié)會提供的SigTest軟件和示波器廠商提供的自動測試軟件都可以為PCle4. 0的測試提供很好的幫助。 上海PCI-E測試服務(wù)熱線PCI-E 3.0及信號完整性測試方法;
當(dāng)鏈路速率不斷提升時,給接收端留的信號裕量會越來越小。比如PCIe4.0的規(guī)范中 定義,信號經(jīng)過物理鏈路傳輸?shù)竭_(dá)接收端,并經(jīng)均衡器調(diào)整以后的小眼高允許15mV, 小眼寬允許18.75ps,而PCIe5.0規(guī)范中允許的接收端小眼寬更是不到10ps。在這么小 的鏈路裕量下,必須仔細(xì)調(diào)整預(yù)加重和均衡器的設(shè)置才能得到比較好的誤碼率結(jié)果。但是,預(yù) 加重和均衡器的組合也越來越多。比如PCIe4.0中發(fā)送端有11種Preset(預(yù)加重的預(yù)設(shè)模 式),而接收端的均衡器允許CTLE在-6~ - 12dB范圍內(nèi)以1dB的分辨率調(diào)整,并且允許 2階DFE分別在±30mV和±20mV范圍內(nèi)調(diào)整。綜合考慮以上因素,實際情況下的預(yù)加 重和均衡器參數(shù)的組合可以達(dá)幾千種。
其中,電氣(Electrical) 、協(xié)議(Protocol) 、配置(Configuration)等行為定義了芯片的基本 行為,這些要求合在一起稱為Base規(guī)范,用于指導(dǎo)芯片設(shè)計;基于Base規(guī)范,PCI-SIG還會 再定義對于板卡設(shè)計的要求,比如板卡的機械尺寸、電氣性能要求,這些要求合在一起稱為 CEM(Card Electromechanical)規(guī)范,用以指導(dǎo)服務(wù)器、計算機和插卡等系統(tǒng)設(shè)計人員的開 發(fā)。除了針對金手指連接類型的板卡,針對一些新型的連接方式,如M.2、U.2等,也有一 些類似的CEM規(guī)范發(fā)布。使用PCI-E協(xié)議分析儀能不能直接告訴我總線上的協(xié)議錯誤?
CTLE均衡器可以比較好地補償傳輸通道的線性損耗,但是對于一些非線性因素(比如 由于阻抗不匹配造成的信號反射)的補償還需要借助于DFE的均衡器,而且隨著信號速率的提升,接收端的眼圖裕量越來越小,采用的DFE技術(shù)也相應(yīng)要更加復(fù)雜。在PCle3.0的 規(guī)范中,針對8Gbps的信號,定義了1階的DFE配合CTLE完成信號的均衡;而在PCle4.0 的規(guī)范中,針對16Gbps的信號,定義了更復(fù)雜的2階DFE配合CTLE進行信號的均衡。 圖 4 .5 分別是規(guī)范中針對8Gbps和16Gbps信號接收端定義的DFE均衡器(參考資料: PCI Express@ Base Specification 4.0)。PCI-e體系的拓?fù)浣Y(jié)構(gòu);河南PCI-E測試保養(yǎng)
PCI-E3.0的接收端測試中的Repeater起作用?河南PCI-E測試保養(yǎng)
PCle5.0接收端CILE均衡器的頻率響應(yīng)PCIe5.0的主板和插卡的測試方法與PCIe4.0也是類似,都需要通過CLB或者CBB的測試夾具把被測信號引出接入示波器進行發(fā)送信號質(zhì)量測試,并通過誤碼儀的配合進行LinkEQ和接收端容限的測試。但是具體細(xì)節(jié)和要求上又有所區(qū)別,下面將從發(fā)送端和接收端測試方面分別進行描述。
PCIe5.0發(fā)送端信號質(zhì)量及LinkEQ測試PCIe5.0的數(shù)據(jù)速率高達(dá)32Gbps,因此信號邊沿更陡。對于PCIe5.0芯片的信號測試,協(xié)會建議的測試用的示波器帶寬要高達(dá)50GHz。對于主板和插卡來說,由于測試點是在連接器的金手指處,信號經(jīng)過PCB傳輸后邊沿會變緩一些,所以信號質(zhì)量測試規(guī)定的示波器帶寬為33GHz。但是,在接收端容限測試中,由于需要用示波器對誤碼儀直接輸出的比較快邊沿的信號做幅度和預(yù)加重校準(zhǔn),所以校準(zhǔn)用的示波器帶寬還是會用到50GHz。 河南PCI-E測試保養(yǎng)